LAPORAN AKHIR 2 

PERCOBAAN 2 


1. Jurnal
 [kembali]

  • Data Percobaan







 2. Alat dan Bahan [kembali]


  • Panel DL 2203C , Panel DL 2203D , Panel DL 2203S 


  • Jumper




     3. Rangkaian [kembali]






     4. Prinsip Kerja [kembali]

  • Pada percobaan ini, kita menggunakan T Flip Flop yang sebenarnya adalah jenis J-K Flip Flop di mana input J-K-nya digabung menjadi satu. IC yang digunakan adalah 74LS112 yang memiliki 4 kaki input, yaitu R (reset) yang dihubungkan ke B0, kaki S (set) yang dihubungkan ke B1, kaki J-K atau T yang dihubungkan ke VCC, dan kaki clk yang dihubungkan ke B2. Untuk indikator output, kita menggunakan LED H7 untuk Q dan LED H6 untuk Q'.

    Pada rangkaian ini, kaki R dan S memiliki sifat aktif low, artinya mereka akan aktif ketika berlogika 0 atau ketika dihubungkan ke Ground dalam simulasi menggunakan Proteus.

    Pada Flip Flop ini, output akan dipengaruhi oleh inputan Set, Reset, T, dan Clock. Kita harus memperhatikan kondisi Set dan Reset terlebih dahulu. Jika inputan Set aktif, maka output Q akan menjadi 1 dan Q' akan menjadi 0. Jika inputan Reset aktif, maka output Q akan menjadi 0 dan Q' akan menjadi 1. Jika kedua inputan Set dan Reset aktif, maka output Q dan Q' akan menjadi 1.

    Ketika kondisi Set dan Reset tidak aktif, input yang akan mempengaruhi output adalah inputan dari T. Namun, ini hanya berlaku jika Clock dalam keadaan aktif low atau berlogika 1 (switch dari 0 ke 1). Jika R=0, S=1, T=Don't care, dan Clock=Don't care, maka output yang dihasilkan adalah Q=0 dan Q'=1. Hal ini disebabkan karena kaki Reset aktif karena berlogika nol, sehingga output Q=0 dan Q'=1.

    Jika R=1, S=0, T=Don't care, dan Clock=Don't care, maka output yang dihasilkan adalah Q=1 dan Q'=0. Hal ini disebabkan karena kaki Set aktif karena berlogika nol, sehingga output Q=1 dan Q'=0.

    Jika R=0, S=0, T=Don't care, dan Clock=Don't care, maka output yang dihasilkan adalah Q=1 dan Q'=1. Hal ini disebabkan karena kaki Set dan Reset aktif karena berlogika nol, sehingga output Q=1 dan Q'=1.

    Jika R=1, S=1, T=1, dan Clock dalam kondisi aktif low (switch dari 0 ke 1 secara terus-menerus), maka output yang dihasilkan adalah toggle antara Q dan Q'. Dimulai dari Q bernilai 1 (LED menyala) dan Q'=0 (lampu mati), mereka akan terus bergantian. Hal ini dipengaruhi oleh Clock yang aktif ketika berlogika 1. Saat Clock aktif, nilai input J menjadi 1 yang menyebabkan output Q=0 dan Q'=1, dan terus bergantian selama Clock aktif.




     5. Video Percobaan [kembali]






     6. Analisa [kembali]

     1. Analisa pengaruh input pada masing-masing kondisi terhadap output Q dan Q'?

    Jawab:

    Pada rangkaian modul terdapat 1 jenis flip-flop yaitu T FF. Dimana prinsip  kerjanya dibuat dengan menggunakan JK FF yang kedua inputannya dihubungkan menjadi satu. Jika input T FF akan aktif dan dipengaruhi oleh clock maka outputnya akan berubah dan jika T FF tidak aktif walaupun dipengaruhi oleh clock maka outputnya tidak berubah.

    pada percobaan kita lihat bahwasanya output dari T FF memiliki hasil yang sama dengan tabel kebenaran ini membuktikan bahwasanya tidak terjadinya error maupun salah masukkan input pada saat praktikum 


     7. Download File [kembali]



    Komentar

    Postingan populer dari blog ini

    Modul M3